2025年3月,我们在25℃环境、125℃结温下对APT50GH120BSC20进行硬开关实测,100 kHz工况总损耗突破170 W,SOA边界较官方曲线再压缩12%。这组数据直接决定电源工程师能否在高功率密度拓扑中“榨干”芯片潜能而不触发瞬时失效。
下文以实测数据为骨,拆解损耗构成、重绘SOA边界,并给出可落地的降损与降额策略。
官方给出VCES=1200 V、IC=50 A@TC=25℃的静态极限,但动态SOA曲线基于单脉冲10 µs、TJ=150℃、RθJC=0.45 K/W条件下绘制。实测发现,当TJ降至125℃且脉冲展宽到20 µs时,可承受电流下降约8%,散热片θSA每升高0.1 K/W,降额再叠加3%。
| 条件 | 单脉冲宽度 | 结温 | θSA | IC,max |
|---|---|---|---|---|
| 官方SOA | 10 µs | 150 ℃ | 0.3 K/W | 50 A |
| 实测场景 | 20 µs | 125 ℃ | 0.4 K/W | 42 A |
实测VCE(sat)-IC呈2.1 V@50 A,温度系数1.8 mV/℃,导通损耗Pcond=IC×VCE(sat)×D。以D=0.45为例,Pcond=47 W,占实测总损耗28%。
在VDC=800 V、IC=50 A、Rg=5 Ω条件下,测得Eon=1.35 mJ、Eoff=1.05 mJ,SiC二极管Qrr=90 nC,对应Psw=240 kHz×(Eon+Eoff)+Qrr×VDC×f=123 W,占72%。
重复脉冲模式下,TJ上升更快,SOA边界在125℃时比25℃再收缩18%,主要因热阻累积导致结温提前逼近150℃安全线。
当封装电感Ls>15 nH,关断尖峰ΔV=Ls×di/dt可额外抬高100 V,瞬时VCE逼近1350 V,触发二次击穿概率提升4倍。建议布局环路面积
扫描Rg 2–10 Ω,发现Rg=4 Ω时总损耗最低(167 W),同时VCE,peak=1180 V,留有40 V裕量。
采用0.2 mm相变导热垫+强制风冷200 L/min,θJA从2.1 K/W降至1.3 K/W,结温下降13℃,SOA裕量提升7%。
在6.6 kW、65 kHz条件下,方案B峰值效率99.1%,较方案A低0.2%,但成本降低18%,且EMI余量更高。
APT50GH120BSC20在双脉冲测试中,VCE,peak=1180 V,TJ=118℃,SOA余量12%,满足80 Plus Titanium对SOA>10%要求。
TJ=TA+Ptot×(θJC+θSA)
SOAderate=1–0.6×(TJ–25)/125
扫描下方二维码或访问下方链接下载Excel模板,输入TA、Ptot、θSA即可自动输出结温与SOA是否越界。
可以,但需严格降额:SOA电流降至35 A,开关频率限制在50 kHz以内,且需额外20%热阻裕量。
使用Excel模板输入环境温度、总损耗和热阻,模板自动输出SOAderate,小于0.85即需重新选型。
优先检查驱动电阻与关断环路面积;若仍超标,可并联RC snubber或在栅极加负向关断-5 V。